

明 細 書

読み出し方法および応答器および質問器

5 技術分野

本発明は、質問器と複数の応答器との間で信号を授受することによって応答器の識別を行う識別方法及び装置に関する。特に、質問器、複数の応答器からの応答信号の輻輳を制御して識別する方法、装置に関する。

10 背景技術

この明細書で参照される文献は以下の通りである。文献は、その文献番号によって参照されるものとする。

[文献1]国際公開第98/21691号パンフレット

[文献2]国際公開第00/36555号パンフレット

- 15 質問器の有効電波エリアに複数の応答器が存在する場合には複数の応答器からの応答信号を識別する必要がある。複数の応答器からの混信を防止するための技術として文献1がある。

- この文献1は、質問器からの質問信号を受け、応答器は所定数のビットを送信する。質問器は応答器から送信された所定数のビットを受信し、応答器に返
20 信する。応答器は、返信されたビットと自己が送信したビットが等しい応答器は、既送信のビットに続く所定数のビットを送信し、同様の処理を繰り返す。等しくない応答器は、次の質問信号を受けるまで識別処理には参加しない。この処理を繰り返すことにより最終的には一つの応答器のみが自己の識別番号を認識させる。この認識処理を未処理の応答器がなくなるまで繰り返すこと
25 により、複数の応答器の識別処理を完了する。

この文献1では、所定数のビット単位に質問器と送受信を繰り返すため、

様々はコマンド（質問信号、受信ビット返信用信号、識別失敗通知用信号、識別完了通知用信号）、コマンドに伴う多くの動作ステージ数、状態遷移を表すフリップフロップ、データの比較回路を必要とする、送受信の切り替え、メモリアドレスカウンタの制御用の論理回路を必要とする。

- 5 文献2は、質問器からのクロックパルスに合わせて、識別番号を記憶するメモリを有する応答器が、該識別番号を送出する旨を開示する。文献2は、質問器からのクロックパルスに合わせてRFIDである応答器が識別番号を送出することにより通信におけるコマンドを排除し、送受信受信方法の簡素化が図られている。

10

発明の開示

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

- 無線により応答器の中にある認識番号を読み取る質問器と当該の応答器が
15 あり、当該の質問器のアンテナから当該の応答器に対して高周波数の搬送波にクロックパルスを変調して送出するとき、当該のクロックパルスの間隔が短い第1の場合と当該のクロックパルスの間隔が長い第2の場合を持ち、第1の場合のクロックパルスと第2の場合のクロックパルスを組み合わせにより、質問器から当該の認識番号の読み取りを制御されることを特徴とする応答器。

20

図面の簡単な説明

- 図1 クロックパルス間隔分別回路を示す図面である。
図2 カウンタ・メモリ回路構成の実施例を示す図面である。
図3 応答器内部の実施例を示す図面である。
25 図4 応答器のメモリ構成の実施例を示す図面である。
図5 カウンタおよびメモリ構成の実施例を示す図面である。

- 図 6 応答器からの読み取りの実施例を示す図面である。
- 図 7 読み取りのリトライの実施例を示す図面である。
- 図 8 輻輳制御を必要とする場合を示す図面である。
- 図 9 本発明の応答器の動作フローの実施例を示す図面である。
- 5 図 10 プロトコルの実施例を示す図面である。
- 図 11 フリップフロップの実施例を示す図面である。
- 図 12 E B 書き込みの実施例を示す図面である。
- 図 13 メモリの状態の実施例を示す図面である。
- 図 14 クロックパルス間隔検出回路の実施例を示す図面である。
- 10 図 15 質問器の内部構成を示す図面である。
- 図 16 質問器の動作フローを示す図面である。

発明を実施するための最良の形態

- 大量に流通し、回収コストが膨大であるため、それが使い捨てとなる R F I
- 15 D タグでは製造単価の削減が課題として存在する。

質問器からの有効電波エリアに複数の R F I D を配置すること、さらに有効電波エリアを R F I D の搭載対象物の大きさ、及び配置間隔以上の範囲に広げるには R F I D に輻輳制御機能を持たせることが必須である。

- 本発明では、応答器、質問器における送受信方法、輻輳制御機能の簡素化に
- 20 より、R F I D の機能を絞り込み、1 ウエハー切り出せるチップの個数 (R F I D タグ) を増大による量産性の向上させ、R F I D に輻輳制御機能を持たせると共に、製造単価の削減という課題を解決する。

- たとえば、衣料品等の製品に貼付する R F I D は回収コストが膨大であり、使い捨てとすることが営業上及び経営上、都合が良い。さらに、運送用の箱等
- 25 の中の複数の製品管理を、開封せずに行うためには、輻輳制御が必須である。
- 従い、R F I D タグのコスト削減により使い捨て可能とし、さらに輻輳制御を

可能とさせる必要がある。

図8は本発明における複数の応答器902-906が、質問器907の有効電波エリア901の中に存在する例を示す。図8では5個の応答器902-906がある場合の例を示している。詳細は後述するが、有効電波エリア901
5の中に複数の応答器が存在する場合にも、質問器からの長短2種のクロックパルス（変調信号）によって、各応答器を動作させることによって各応答器のメモリ読み出しを行うことができる。

図10にて、具体的な応答器、質問器における通信方法、輻輳制御方法を示す。この図10では有効電波エリア内にチップAとチップBの2つが存在して
10いる場合を示している。また、本実施例では簡単のため、各チップ内のカウンタは2ビットの場合を示している。質問器からのクロックパルスが始まるとチップAとチップBは同時にカウンタにあらかじめ決まっているページ番号の初期値をセットする。この実施例においては、ページ番号はチップAでは01、チップBでは11であった。質問器は短い間隔のクロックパルスを出して、応
15答器のメモリを読み出そうとするが、各チップ内のカウンタはまだ00ではないので、各チップはメモリ内容を送出はしない。とすると、質問器はデータが来ないので、動作している応答器はないものと判断して、短い間隔のクロックパルスの送出をやめて、長い間隔のクロックパルスを送出する。すると、各チップはページ番号を+1カウントアップして、チップAでは10、チップBで
20は00となる。このとき、チップBは動作切替フリップフロップをセットして次に来る短い間隔のクロックパルスでメモリデータを質問器に向かって送出する。それが正常に終了すると質問器はまた、長い間隔のクロックパルスを出し、いずれ、チップAのカウンタも00となって、チップAがデータを送出する。この例のように、チップAとチップBは重なることなくメモリデータを送
25出し、質問器は長い間隔のクロックパルスにより、高速にページめくりをするような動作を行っていることになり、輻輳制御の読み出し時間の短縮を図って

いる。

図9は、本発明の応答器における質問器との通信方法、輻輳制御方法のフローチャートを示す。応答器902-906は、質問器907から変調信号を復調し長短いずれかの間隔である2種のクロックパルスを取り出す。

- 5 応答器の基本的な動作として、クロック間隔の長いクロックパルスにてページ番号のカウントアップが行われ、クロック間隔の短いクロックパルスにてメモリアドレスのカウントアップを行う（以下、長いクロックパルスを長クロックパルス、短いクロックパルスを短クロックパルスと呼ぶ）。クロック間隔の異なる2種のクロックパルスを採用することにより、通信方法、輻輳制御方法、
10 応答器、質問器の構成を簡素なものにすることが可能となる。

また、本願の実施例においては、クロック間隔とは、あるLレベルと次に来るLレベルの時間間隔を表すものとし、すなわちHレベルからLレベルに落ちる立ち下がりから立ち下がりまでの時間間隔にて表すものとする。

- クロック幅はLレベル状態にある時間の長短で規定され、すなわち、Hレベル
15 ルからLレベルに落ちる立ち下がりからLレベルからHレベルに立ち上がりまでの時間間隔にて規定する。図9のフローチャートではこれらのクロック間隔とクロック幅と使い分けて制御している。

- 動作切替フリップフロップがリセット状態の時にページ番号のカウントアップを行い、動作切替フリップフロップがセット状態の時にメモリアドレスの
20 カウントアップを行う。

1001にて応答器は質問器から最初のクロックパルスを受け付ける。この最初のクロックパルスは、長短いずれであっても良い。

- 1002にて、応答器毎に固有に保持するページ番号(乱数)を初期値として、カウンタにセットする。ページ番号とは、質問器の有効電波エリアに複数の応
25 答器が存在する場合に識別番号を送出する順番を規定する番号である。

1003にて、次のクロックパルスのLレベルの幅を監視して、応答器は次の

クロックパルスを受けて間隔が長いかわかりかチェックする。クロックパルス間隔が長い時（長クロックパルスの場合）は1010に進んで、クロックパルス間隔が短い時（短クロックパルスの場合）は1008に進む。

- 1010にて、応答器内の動作切替フリップフロップをリセットし、つまりページ番号のカウントアップが可能な状態とし、1004に進んでカウンタに設定されたページ番号を+1カウントアップする。

- 1005にてカウンタからキャリーが出るとカウンタ内容はゼロとなったことを示すすなわち、バイナリカウンタにおいては、1ビットずつカウントアップしていき、オール1の次はオールゼロとなる動作となる。このオールゼロになったときにキャリーが出る。カウンタからキャリーが出たかチェックをして、このとき1006にてキャリーが出たときは応答器内にある1005のキャリーを利用して動作切替フリップフロップをセットする。つまり、メモリアドレスのカウントアップが可能な状態となる。キャリーが出ないときは次のクロックパルスを待つため1003に戻る。

- 1007にて、次のクロックパルスを待って、このクロックパルスのLレベルの幅を監視して、クロックパルス幅が狭いときは1003に戻り、クロックパルス幅が広いときは1011に進み、1002とは別のページ番号をカウンタにセットして、1003に戻る。

- 一方、1003から1008に行った場合は、1008において、応答器内にある動作切替フリップフロップをセットしているかどうかチェックする。セットしている場合は図9の1012にメモリアドレスを+1カウントアップし、1009に進み応答器の番号を1ビット送出する。その後1007に進む。

- ここで注意すべき点はこのフローは実施例の一つであって、図9の1003の分岐条件は逆でも良いし、図9の1007の分岐条件は逆でもよいことである。

応答器は短い間隔のクロックパルスを受け取ると、自分のチップの中にある

動作切替フリップフロップがセットされているか確認する。動作切替フリップフロップがセットしてあればメモリデータを送出するが、セットされていないと、短い間隔のクロックパルスを見捨てる。

- 5 応答器にある、動作切替フリップフロップがあるため、このフリップフロップがセットされたときに該当の応答器が質問器のクロックパルスに応じて番号を送出して、動作切替フリップフロップがセットされないときには番号送出動作をしないことにより、応答器が同時に動作して番号送出が輻輳することを防ぐことができる。

- 10 確率的に多数の無線 I C タグチップが有効電波エリア内に存在すると、ページ番号がぶつかる可能性が高くなる。複数の応答器が同一のページ番号を持っていると、動作切替フリップフロップが同一時刻でセットされて番号を同時に質問器に対して送出的ることになり、質問器では複数の応答器からの番号を論理的 O R で受信するため、番号に内蔵するエラー検出コードが正規のコードとではなく、エラー番号として質問器は受け付けてしまう。

- 15 そのために、複数のページ番号を応答器内に保持させ、カウンタ設定した第 1 のページ番号が他の応答器のページ番号と同一であれば、図 9 の 1 0 1 1 のフローにより第 1 のページ番号とは異なる第 2 のページ番号に設定し直すことにより、ページ番号が 2 回続けてぶつかる可能性は少なくなる。ページ番号のビット数、応答器内にいくつのページ番号を持たせるか、用途に応じて(質問器の有効電波エリア内に存在する応答器数等)に応じて設定することが可能である。
- 20

- 変調方式は A S K である場合には、応答器が質問器の有効電波エリア内に存在しないことと、応答器が L レベルを示すビットを送出することは質問器側からは同じ状態である。識別番号を記憶する応答器のメモリの最初のビット(または、質問器へ識別番号を送信する際の最初のビット)を電氣的に H レベルとなるビットがあれば、質問器が識別番号送信可能な応答器の存在を即座に確認
- 25

でき、識別番号の読み取り時間の短縮の観点において都合が良い。より一般的には、識別番号の各ビットの送信順において、総ビット数の2分の1より前に電氣的にHレベルを示すビットを用意することが、質問器が識別番号送信可能な応答器の存在を早く確認するために都合が良い。

- 5 このとき雑音により、あたかも応答器があるように見えることや複数の応答器が存在して動作することを妨げない。この雑音がある場合には、応答器が図9のいずれのフローに行くかが不定となり、質問器は応答器に対して変調信号の送出を停止して、またもう一度読み出しをリトライする。

- 10 また、電氣的にHレベルとなるビットが送出されない場合には、質問器側では受信データなしとみなす。つまり、識別番号の各ビットの送信順において、総ビット数の2分の1より前に電氣的にHレベルを示すビットがないときは質問器は応答器が存在しないものとみなす。

図16は、本発明の応答器における質問器との通信方法、輻輳制御方法のフローチャートを示す。

- 15 1601にて、質問器は応答器に向けて最初のクロックパルスを送出する。
1602にて質問器は番号受信モードかチェックして、番号受信モードであれば1604に進み、そうでない場合には1603に進む。
1604にて、質問器から応答器へ短クロックパルス送出して、応答器から識別番号を1ビット受信する。
- 20 1605にて、1ビット受信したかどうかチェックする。受信した場合は、1606に進み、受信しない場合は1602に戻る。
1606にて、識別番号をすべて受信したかチェックし、すべて受信していないときは図16の1602に戻る。すべて受信したとき、1607に進み、エラーチェックコードは正常かどうかチェックする。
- 25 1607にて、正常ではないときは繰り返し読み取りを行うために、1602に戻り、正常である場合は、1608に進む。

1608にて、ページ切り替えかどうかチェックして、ページ切り替えのときは1609に進み、長クロックパルスを送出して、別のページ番号を応答器カウンタにセットさせる。ページ切り替えでないときは、1602に戻る。

図6は、応答器からの識別番号の読み出し時の質問器が送出するクロックパルスを示す。長クロックパルスによるページ番号のカウントアップの期間701があり、また短い間隔のクロックパルスによるメモリ読み出し期間702がある。

図7では、応答器からの識別番号の読み出し時の質問器が送出するクロックパルスを示す。短い間隔のクロックパルスによるメモリ読み出し期間702が繰り返す部分がある以外は、図6と同様である。メモリ読み出し期間702が繰り返す部分は、図9のフローで(1003)→(1008)→(1012)→(1007)→(1003)と繰り返すことに対応する。

メモリ読み出し期間702が繰り返す部分における、最初メモリ読み出し期間702において、質問器が応答器のメモリ読み出しを行っていき、全てのメモリを読み取った後に、そのデータを読み取ったエラーチェックコードによって正常であるか、異常であるかを確認する。

異常であった場合、質問器は次の長い間隔のクロックパルスを送出する前に、連続して短い間隔のクロックパルスを送出し続けて、読み取りをリトライする。応答器内のメモリアドレスを示すバイナリカウンタは短い間隔のクロックパルスによって、繰り返しカウントアップし続けるので、メモリのデータを繰り返し送り出すことになる。

一方、雑音源からは繰り返し短い間隔のクロックパルスを出された場合は、質問器が繰り返し短い間隔のクロックパルスを出して応答器があるものとして正常にデータ読み取ろうとするが、応答器がなく雑音源のみの場合は雑音源としてのデータを読み取るにすぎない。複数の応答器が動作する場合はくり返しそれらの応答器が動作して、質問器にはダブってデータが検出され、正常な

データとは見なされない。

図3は、図8における応答器902-905の構成を示している。本発明の応答器902-905は様々な技術で作成可能であるが、以下の実施例では、一例として半導体チップとして実現する場合を説明する。

- 5 アンテナ301は質問器からの変調信号を受信するものであり、整流回路302に接続されている。整流回路302は、変調信号を倍圧整流して電源電圧VDDを供給する。クロックパルス抽出回路303により高周波の変調信号を復調し、低周波のクロックパルスが抽出されて、カウンタ・メモリ回路305に入力される。カウンタ・メモリ回路のカウンタにて、メモリ内の認識番号の
10 各ビットを選択し、ロードスイッチ304により、アンテナ301間のインピーダンスを変化させて、質問器へ認識番号を送信する。

- 図15は、図8における質問器の内部の構成を示している。質問器のアンテナ1501は応答器からの電波を受け取り、送受信高周波回路1502に接続される。変調回路1503により、クロックパルス波形のための変調が行われ、
15 復調回路1504により、応答器からの信号が検波され復調される。ベースバンド処理回路1505により、送受信のデジタル信号処理が行われる。ベースバンド処理1505の中には輻輳制御回路1506が内蔵されており、図16で示すフローを制御することを論理回路により構成されて実施する。

- 図2は、図3におけるカウンタ・メモリ回路305の回路図を示している。
20 カウンタ・メモリ回路305は、ページ番号のカウントアップと、識別番号の各ビットを選択するためのメモリアドレスのカウントアップ、識別番号の各ビットの選択、を行う。カウンタ・メモリ回路305の中には論理回路により構成された輻輳制御回路306が内蔵されており、図9で示すフローを制御する。

- ページ番号カウントアップ用のカウンタと、メモリアドレスのカウントアップ用のカウンタと共用するのがチップサイズを増やさないために有効である。
25

本願では、カウンタを共用にする場合の実施例を示すが、チップ面積を考慮

しない場合にはカウンタを共用にする必要はない。

カウンタを共用にする場合には、ページ番号のビット数は、識別番号のメモリアドレスのビット数となってしまう。メモリアドレスは一般に10ビット前後であることが多く、従いページ番号も10ビット前後となってしまう、他の
5 応答器のページ番号と衝突する可能性が高くなる。この場合には、前述したように、図9の1011のように、複数のページ番号を応答器内に保持させ、カウンタに設定し直すことにより衝突確率を下げることもできる。本願では、ページ番号を2種用意した場合の実施例を示す。

カウンタ116は、動作切替フリップフロップの出力によって選択されたクロックパルスCK1、CK2いずれかのカウントアップを行う。
10

動作切替フリップフロップは、ページ番号カウントアップ動作と、メモリアドレスカウントアップ動作を切り替える機能を有する。動作切替フリップフロップは、カウンタ116の内の最上位のフリップフロップ124の出力がHレベルからLレベルに遷移したときに動作切替フリップフロップの出力がLレベルからHレベルに変化する。ここで、セット状態とは、動作切替フリップフロップの出力がHの時であり、リセット状態とは、動作切替フリップフロップの出力がLの時である。
15

動作切替フリップフロップ117の出力がHレベルの時は、ANDゲート120とORゲート122により短いクロックパルス間隔で発生するCK1がカウンタ116のフリップフロップ115に入力され、カウンタ116がCK1にてメモリアドレスのカウントアップを行う。ページ番号カウントアップ動作では、ページ番号の初期値をあらかじめセットして、長い間隔クロックパルスによる信号CK2でカウントアップする。
20

動作切替フリップフロップ117の出力がLレベルの時は当該の信号がインバータゲート123によりHレベルとなり、長いクロックパルス間隔で発生するCK2をANDゲート120とORゲート122により、フリップフロップ
25

プ 1 1 5 に入力され、カウンタ 1 1 6 が CK 2 にてページ番号のカウントアップを行う。メモリアドレスカウントアップ動作では、カウンタの内容はオールゼロすなわち、カウンタの各フリップフロップの出力が L レベルのときから開始して、短い間隔クロックパルスによる信号 CK 1 でカウントアップする。

- 5 クロックパルス間隔分別回路 1 2 5 は、質問器からのクロックパルス (CK) から、短いクロックパルス間隔である CK 1、長いクロックパルス間隔である CK 2 を分別する回路であり、詳細は図 1 に示す。図 1 の説明は後述する。

 複数の接続端子 1 0 2 が電氣的 H 用端子 1 0 1 と電氣的 L 用端子 1 0 4 とのいずれかに接続することにより、ページ番号第 1 設定部 1 0 3 は、第 1 の
10 ページ番号の各ビットを保持する。ページ番号第 1 設定部 1 0 3 は左から電氣的に H L L H と接続端子は設定されている。正論理という前提で論理的には 1 0 0 1 の番号を示すことになる。

 同様にして、複数の接続端子 1 0 9 が電氣的 H 用端子 1 0 5 とページ番号第 2 設定部 1 0 6 と電氣的 L 用端子 1 0 7 することにより、ページ番号第 2 設
15 定部 1 0 6 の第 1 のページ番号の各ビットを保持する。ページ番号第 2 設定部 1 0 6 は左から L H H L と接続端子は設定されている。正論理という前提で論理的には 0 1 1 0 の番号を示すことになる。

 接続端子 1 0 2、1 0 9 の設定は具体的には電子線描画によるパターンによって設定される。この図 2 の実施例ではカウンタは 4 ビットになっているが、
20 本発明では、4 ビット以上のビット数であることを何ら妨げるものではない。

 それぞれ第 1 の選択端子 1 1 0 と第 2 の選択端子 1 1 1 に入力される選択信号 S 1、S 2 により、セクタ部 1 0 8 は第 1 のページ番号と第 2 のページ番号のいずれかを選択し、カウンタ 1 1 6 に入力する。より具体的には、AND ゲート 1 1 2 に、接続端子 1 0 2 から第 1 のページ番号の各ビットと、第 1
25 の選択端子 1 1 0 から選択信号 S 1 が入力される。同様にして、AND ゲート 1 1 3 に、接続端子 1 0 9 から第 2 のページ番号の各ビットと、第 2 の選択端

子111から選択信号S2が入力される。ANDゲート111、112の出力が、ORゲート114に入力される。ORゲートの出力は、カウンタ116の初期値としてカウンタ116を構成する複数のフリップフロップ115にセットされる。

- 5 カウンタの各フリップフロップの出力はメモリ118に入力される。メモリの出力はANDゲート119と動作切替フリップフロップにより制御される。

図5は図2の応答器のカウンタ116とメモリ118の構成を示している。メモリ118は、デコーダ505、メモリセル508から成る。図2のカウンタ116を構成する各フリップフロップからメモリアドレス出力504がデ
10 コーダ505に入力される。

デコーダ505からは、デコーダ出力506（図13におけるX0・・・X15、Y0・・・Y7を表すビット列）がメモリセル508に入力される。メモリセルからはデコーダ出力506により選択された識別番号の各ビットがメモリ出力507としてANDゲート119に出力される。

- 15 つまり、メモリアドレスカウントアップ動作時のカウンタ116のカウント値に対応する識別番号の各ビットが読み出される。メモリアドレスと、デコーダ出力の関係は、識別番号の全てビットが読み出されるようにメモリアドレスとデコーダ出力が一对一に対応するようになっていれば良い。

図2のカウンタ502はメモリアドレスとページ番号カウントアップに兼
20 用されるため、ページ番号のカウントアップのときにもアドレス出力504は電氣的にHレベルになったりLレベルになったりするが、メモリ118からの出力と、切替フリップフロップの出力がANDゲート119に入力され、ANDゲート119の電氣的にはLレベルとなるようにすることによりメモリ118からの出力は無視され、質問器からはメモリの内容は読み取られることは
25 なくこの応答器は休止しているように見える。

また、図2の実施例においては、カウンタ502はメモリアドレスとページ

番号カウントアップに兼用されるため、メモリアドレスのビット数と、ページ番号のビット数は等しいものとなる。

図 1 3 は本発明のメモリセル 5 0 8 のデータ構成を示している。この例では横に 1 6 列、縦に 8 行のマップ形式で示している。この例では最初の送信データは Y 0 行の X 0 列から順次 X 1 列、X 2 列といった順番でデータが質問器に
5 送信されるものとする。

このとき、前述したように、識別番号の先頭ビットであるメモリの Y 0 と X 0 のデータは必ず 1 としておくと、質問器はメモリの頭をすぐ読み取り、同時に応答器が存在することを即座に確認することが可能となる。より一般的には、
10 送出データの少なくとも 2 分の 1 の前半に論理的にデータありを示すビットを用意すると質問器が早く応答器の存在を確認するために都合がよい。

図 1 1 は本発明で使用するカウンタ用フリップフロップの例を示している。NOR ゲート 1 1 0 1 には AND ゲート 1 1 0 2 からの信号とセット

(S) の信号が入っている、グランド端子 1 1 0 3 とセレクト端子 1 1 0 4 が
15 あって、切替端子 1 1 0 5 とどちらかに接続されている。この例ではグランド端子が切替端子に接続されている例を示している。PMOS トランジスタ 1 1 0 6 と NMOS トランジスタにより、切替端子はインバートして AND ゲートに入力される。まず、S 信号が電氣的に L→H→L レベルとなると、フリップフロップの出力 (OUT) は電氣的 L レベルとなる。次にこの図の例のように
20 グランド端子が切替端子に接続されていると、クロックパルス (CLK) がくるまで、このままでの状態を維持する。もし、切替端子がセレクト端子に接続していると、セレクト端子が L→H→L レベルとなると、フリップフロップの出力 (OUT) は L→H と変化する。すなわち論理的に 1 がセットされたことになる。

25 図 1 2 は図 1 1 の一部のレイアウトパターンを示しているパターン 1 2 0 3 は図 1 1 における 1 1 0 3 のグランド電位に落とすパターンを示す。1 2 0

4は、図11における1104のセクタ端子に接続するパターンを示す。図12の1205は図11における1105はに対応するパターンとなっている。

第1の貫通孔1201はセクタ端子を示す上層のメタルパターン1204と接続端子を示す下層のメタルパターン1205との接続に用いられ、第2の貫通孔1202はグランド端子を示す上層のメタルパターン1203と接続端子を示す下層のメタルパターン1205との接続に用いられる。第1の貫通孔1201と第2の貫通孔1202はどちらかがガラスマスクパターンまたは電子線直接描画によってパターンが形成される。その番号は電子線直接描画により、ウエハ上の各無線タグチップに直接書き込まれる。この番号は乱数であってもよい。ウエハ上は同一のページ番号が存在しないように書き込まれるか、ウエハ内およびウエハ間で番号を分散させ番号が書き込まれる。すなわち、図11で示す回路が配線と貫通孔のみによってコンパクトに実現を図ることが可能となる。通常、フリップフロップに乱数を設定するときは、乱数発生回路やセットするための複雑な回路を必要とするがパターンによって形成することにより、小面積で実現を図ることができる。

図14はクロックパルスの間隔を検出するための回路を示している。第1のインバータゲート1401の出力が検出結果を示す信号（CK1）である。この図14の中で、抵抗R1と抵抗R2とトランジスタQ1とトランジスタQ2とによって、トランジスタQ3に定電流を流すことができる。応答器にはキャリア電波があるときエネルギーを質問器から応答器に供給することができるので、図のクロックパルス信号（CLK）は電気的にLの時は電気的にHの時よりも短く設定される。すなわちCLKはHレベルが入っているとき、クロックパルスはLレベルであるとクロックパルスがあるとする負論理である。従って、図14でCLKがHレベルのとき、トランジスタQ4はPMOSトランジスタであるため、オフしている。このとき、最初のクロックパルスが入ると、CL

KはLレベルとなり、トランジスタQ4はオンする。そして、容量C1をチャージアップする。CK1はH→Lレベルとなる。次にトランジスタQ3によって、C1の電荷は引き抜かれるが、短い間隔でのクロックパルスではその都度トランジスタQ4はオンしてC1にチャージアップする。逆にクロックパルスの間隔が長いと、ついにはC1の電荷引き抜きによりC1の電圧は下がっていき、ついにはCK1がL→Hレベルになってしまう。やがてクロックパルスがくると、CK1はH→Lレベルにもどる。すなわち、クロックパルス間隔がC1の電荷を引き抜くのに十分な長さの場合CK1の信号はL→H→Lの信号を出すことになる。

図1は図2のクロックパルス間隔分別回路116を示している。図1は図14の回路をベースした回路であり、トランジスタQ5、Q6、容量C2、インバーター1402を付加している。第1のインバータゲート1402は容量C2の部分を入力としたインバータ出力(CK2)である。

図14にわずかな素子追加し、C1とC2と容量を変化させることで異なる間隔のクロックパルス(CK1、CK2)を検知することが可能となる。本実施例では、C2は容量C1より大きくさせる。これを実現した例が図14におけるトランジスタQ6とトランジスタQ5と容量C2である。C2の容量値を大きくしたり、Q5のゲート長を大きくして、CK1信号がL→H→Lレベルとなる場合より、長い間隔のクロックパルスがあるとCK2信号がL→H→Lレベルとなる。

図4は本発明の無線ICタグチップ内のメモリのフォーマットを示している。ヘッダ部401はメモリの先頭にあり、識別番号402はメモリの中央にあり、ページ番号部403はメモリの最後にある。ヘッダ部401とは、応答器の存在を示す表示ビットであり、なるべくはやく質問器に応答器の存在を連絡するための機能を有する。つまり、識別番号を送出するに先立って、電氣的にHレベルを示すビットを用意することが、質問器が識別番号送信可能な応答器の存

在を早く確認するために都合が良い。また、ヘッダ部401を識別番号402の一部とすることも可能である。ページ番号部403は全体のエラーチェックコードを兼用することがある。このようにすると、輻輳制御でページ番号によって制御される順番で無線ICタグのデータ送出がされるとリーダは正常であれば、エラーがないことをこのページ番号で確認すると同時に、ページ番号の順番でデータが送信されていることを即時に確認することができる。

以上示したように本発明により、応答器、質問器に輻輳制御方法の簡素化をはかり、ウエハから切り出せる輻輳制御機能付きチップの個数(RFIDタグ)を増大による量産性の向上、製造単価の削減を図ることが可能である。

10 量産性の向上、製造単価の削減により使い捨てのRFIDとすることが可能となる。

さらに、質問器の有効電波エリアに複数のRFIDを配置することを可能とし、さらに質問器の有効電波エリアをRFIDの搭載対象物の大きさ、及び配置間隔以上の範囲に広げることを可能とする。

15 以上、本発明者によってなされた発明を実施例の基き具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能であることは言うまでもない。例えば、クロックパルスは2種類あれば良く、長短のクロックパルスの機能は逆であっても良い。また、応答器が記憶するのもは識別番号ではなく種々のデータであっても良い。

20

産業上の利用可能性

本願の背景となった技術分野であるRFIDに利用できる。また、それに限定されるものではなく、例えば一般の無線LANや携帯電話における輻輳制御などに適用できる。

25

請 求 の 範 囲

1. 識別番号を記憶する応答器から識別番号を読み出し方法であって、
送受信回路から互いに異なるクロックパルス間隔を有する第1、第2のクロックパルスを変調した変調信号を応答器に送出させ、
第1のクロックパルスにて、上記応答器が記憶するページ番号を初期値としてカウントアップし、
上記カウンタが上記初期値から所定値までカウントアップした場合に上記応答器が送出する上記識別番号を、第2のクロックパルスにて読み出すことを特徴とする読み出し方法。
2. 請求項1記載の読み出し方法であって、
第1のクロックパルスのクロックパルス間隔が、第2のクロックパルスのものより長いことを特徴とする読み出し方法。
3. 請求項1記載の読み出し方法であって、
前記第1、第2のクロックパルスはA S Kにて変調し、
前記応答器が送出する識別番号はA S Kにて変調され送出されるものであって、
前記応答器が送出する識別番号の1ビット目の変調信号にて前記応答器の存在の有無を確認することを特徴とする読み出し方法。
4. 請求項1記載の読み出し方法であって、
前記送受信回路から前記応答器へ最初に送出する第1または第2のクロックパルスにて、
前記ページ番号の初期値を前記応答器へ設定させることを特徴とする読み出し方法。
5. 請求項1記載の読み出し方法であって、
前記識別番号の読み出しが失敗した場合に、前記送受信回路から前記第2のク

ロックパルスを続けて送出し、前記識別番号の読み出しのリトライを行うことを特徴とする読み出し方法。

6. 識別番号を記憶する第1のメモリと、

質問器から変調信号を受信し互いに異なるクロックパルス間隔を有する第1、

5 第2のクロックパルスを抽出し、上記識別番号を送信する送受信部と、
カウンタと、

前記カウンタの初期値として設定されるページ番号を記憶する第2のメモリとを有し、

前記カウンタが前記初期値から所定値までカウントアップした場合に、上記

10 送受信部が上記識別番号を送出することを特徴とする応答器。

7. 請求項6に記載の応答器において、

前記カウンタは、前記ページ番号を初期値として前記第1のクロックパルスをカウントアップし、

前記カウンタは、前記第2のクロックパルスをカウントし、

15 前記識別番号の各ビットは、前記第2のクロックパルスによるカウント値を用いてアクセスすることを特徴とする応答器。

8. 請求項6に記載の応答器において、

第1のクロックパルスのクロックパルス間隔が、第2のクロックパルスのものより長いことを特徴とする応答器。

20 9. 請求項6に記載の応答器において、

前記第2のメモリは相異なる値のページ番号を複数記憶することを特徴とする応答器。

10. 請求項6に記載の応答器において、

前記送受信部は、前期識別番号をASKにて変調して送出し、


25 振幅の大小にて表され送出される前記識別番号の1ビット目は、振幅大に対応するビットであることを特徴とする応答器。

20

- 1 1. 請求項 6 に記載の応答器において、
前記第 2 のメモリは、前記ページ番号の各ビットを電子線を照射された部分に
形成されるスルーホールで記憶することを特徴とする応答器。
- 1 2. 識別番号を記憶する応答器から識別番号を読み出す質問器であって、
5 送受信回路を有し、
上記送受信回路は、異なる 2 種のクロックパルス間隔である第 1、第 2 のクロ
ックパルスを変調した変調信号を応答器に送出し、
上記第 1 のクロックパルスは、上記応答器が記憶するページ番号を初期値とし
てカウントアップし、
10 上記第 2 のクロックパルスは、上記カウンタが上記初期値から所定値までカ
ウントアップされた場合に、第 2 のクロックパルスにて読み出すことを特徴と
する質問器。
- 1 3. 請求項 1 2 に記載の質問器において、
第 1 のクロックパルスのクロックパルス間隔が、第 2 のクロックパルスのもの
15 より長いことを特徴とする質問器。
- 1 4. 請求項 1 2 に記載の質問器において、
前記送受信回路は、前記第 1、第 2 のクロックパルスは A S K にて変調し、
前記応答器が送出する識別番号は A S K にて変調され送出されるものであつ
て、前記応答器が送出する識別番号の 1 ビット目の変調信号にて前記応答器の
20 存在の有無を確認することを特徴とする質問器。
- 1 5. 請求項 1 2 に記載の質問器において、
前記送受信回路から前記応答器へ最初に送出する第 1 または第 2 のクロック
パルスにて、
前記ページ番号の初期値を前記応答器へ設定させることを特徴とする質問器。


2/16

図2




3/16

図3




4/16

図4




5/16

図5




6/16

图6




7/16

図7




8/16




9/16

図9




10/16

図10




11/16

図11



12/16

図12




13/16

図13

	X0	X15
Y0	1						
.							
.							
.							
.							
.							
Y7							


14/16

図14




15/16

図15



16/16

図16



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP03/10211

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H04B1/59, G06K17/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ H04B1/59, G06K17/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003
Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 10-224278 A (Omron Corp.), 21 August, 1998 (21.08.98), Full text (Family: none)	1-15
A	JP 2003-168091 A (Toshiba Corp.), 13 June, 2003 (13.06.03), Full text (Family: none)	1-15
A	JP 2003-84971 A (Toshiba Corp.), 20 March, 2003 (20.03.03), Full text (Family: none)	1-15

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search
06 November, 2003 (06.11.03)

Date of mailing of the international search report
18 November, 2003 (18.11.03)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP03/10211

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-168759 A (Texas Instruments Deutschl and GmbH.), 22 June, 2001 (22.06.01), Full text & EP 1093075 A1 & DE 19949572 A1	1-15

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H04B1/59 G06K17/00

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H04B1/59 G06K17/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年
日本国公開実用新案公報 1971-2003年
日本国登録実用新案公報 1994-2003年
日本国実用新案登録公報 1996-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 10-224278 A (オムロン株式会社) 1998. 08. 21 全文 (ファミリーなし)	1-15
A	JP 2003-168091 A (株式会社東芝) 2003. 06. 13 全文 (ファミリーなし)	1-15

☒ C欄の続きにも文献が列举されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献
「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

06. 11. 03

国際調査報告の発送日

18.11.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

江口 能弘



5W

8125

電話番号 03-3581-1101 内線 6511

C (続き). 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2003-84971 A (株式会社東芝) 2003. 03. 20 全文 (ファミリーなし)	1-15
A	JP 2001-168759 A (テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツング) 2001. 06. 22 全文 & EP 1093075 A1 & DE 19949572 A1	1-15